# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-307736

(43) Date of publication of application: 05.11.1999

(51)Int.Cl.

HO1L 27/108 HO1L 21/8242

(21)Application number: 10-111218

(71)Applicant : SHARP CORP

(22)Date of filing:

22.04.1998

(72)Inventor: OKUTO AKIRA


ISHIHARA KAZUYA

## (54) MANUFACTURE OF SEMICONDUCTOR MEMORY ELEMENT

## (57) Abstract:

PROBLEM TO BE SOLVED: To avoid shrinkage or morphological degradation due to the grain growth of finely formed upper electrode Pt by micromaching Pt, after heat treating it.

SOLUTION: This manufacturing method comprises forming a selective transistor on the surface of an Si substrate 1 through the known technology, forming a first Si oxide film 6 to be a layer insulation, forming contact holes, filling polysilicon in the contact holes, flattening the surface, forming a polysilicon plug 7, forming a TaSi nitride film 8 on the polysilicon plug 7, forming an Ir film 9 and Ir oxide film 10, forming an SBT film 11 on the Ir oxide film 10, forming a Pt film thereon, heat treating in oxygen, processing the Pt film to be an upper electrode



by the dry etching method, and sequentially processing an upper electrode 12, the SBT film 11, Ir oxide film 10, Ir film 9 and TaSi nitride film 8.

## **LEGAL STATUS**

[Date of request for examination]

02.02.2001

[Date of sending the examiner's decision of

28.01.2003

rejection]

09/30/2005 15:29 Searching PAJ

Page 2 of 2

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

SLATER & MATSIL LLP

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出版公明符号

特開平11-307736

(43)公開日 平成11年(1999)11月5日

(51) Int.CL\*

09/30/2005 15:29

無刑犯學

PI

HOIL 27/108 21/8242 HOIL 27/10

SLATER & MATSIL LLP

651

## 


(31)心臓器号	<b>韓華平(0−111218</b>	(71) 出國人 000005049
(- 1) manual (-)		シャープ探式会社
(22)出難日	平成10年(1998) 4 月22日	大阪中大阪市阿佐斯区長独町222年22号
		(72) 元明者 吳麗 章
	•	大阪府大阪市内奇群区長徳町22億20号 シ
		十一プ株式会社内
		(72) 難明者 石原 独也
		大阪庁大阪市阿倫斯区長約町22番22号 シャープ保武会社内
		(74)代谢人 完聚土 小排 晓涛

## (54) 【発明の名称】 半導体メモリ素子の製造方法

## (57)【要約】

【課題】 所望の正確な形状や平坦な表面が得られない と、キャパシタの特性ばらつきを引き起こしたり、微細 なパターエングを困難にするばかりか、キャパンタ上に 屋間絶録膜や配際を飽ず際に抜着性が悪くなる。

【解決手段】 シリコン差額】の表面に透視トランジス タを公知の技術で移成した後、歴聞絶縁酸として第1の シリコン酸化腺8を成雌し、コンタクトボールを形成す る。次に、コンタクトホールにポリンリコンを埋め込ん だ役、表面を平坦化し、ポリシリコンプラグ7を形成す る。このポリシリコンプラグ7上に、タンタルシリコン 窒化膜8を成膜し、次に、イリジウム膜9、イリジウム 酸化膿10を成膿した。次に、イリジウム酸化膿10上 にSBT順11を形成した。この上に自金額を形成し、 酸素中で熱処理工程を行った。次に、上部電話となる白 金鱗をドライエッチング法で、上部電極12、SBT膜 11、イリジウム酸化膜10、イリジウム膜9及びタン タルシリコン窓化順8席次知工した。



(2)

**铃闌平11-30??38** 

#### 【特許請求の範囲】

【請求項!】 下部電径、誘電体膜及び上部電優からな るキャパシタを育する半導体メモリ素子の製造方法にお

上記下部電極上に上記誘電体膜を形成した後、上記上部 尾極村科を上記酸尾体膜上に堆積させる工程と、

所定の温度での熱処理を行った後、所定の形状にバター エングすることにより上部電極を形成する工程とを有す ることを特敵とする、半導体メモリ素子の製造方法。

O で以下で行うことを特徴とする、調水項 ! に記載の半 郷体メモリ京子の製造方法。

### 【発明の詳細な説明】

#### toogil

【発明の原する統备分別】本発明は下部写極、誘電体膜 及び上部電極からなるキャパシタを有する学導体メモリ 素子の製造方法に関するものである。

#### [0002]

【従来の技術】従来の不揮発性メモリであるEPROM やEEPROM、フラッシュメモリ等は銃み出し時間に 20 そDRAM並であるが、書き込み時間が長く、高速動作 は期待できない。これに対して、強誘媒体キャバシタを 用いた不揮発性の半導体メモリ素子は、銃み出し、鲁き 込み共にDRAM並であり、高速動作の期待できる。強 誘電体キャパシタの管傷材料として、強誘電体を循風化 させるための高温度化性雰囲気中における耐性があるな どの退由から、従来より上部属権、下部属権ともに白金 が広く用いられている。

【0003】一方、瓷餅電体キャパシタに用いる張餅電 体材料としては、これまでよく検討されてきたPb2g 30 "Ti...O, (PZT) や新たにSiBi, TaiO, (S BT) やB1.T1,Ot2 (BIT) が注目され、現在盛 んだ的計されている。

【9904】弦誘路体膜の形成方法は、MOD (Met al Organic Deposition)法、ゾ ルグル法、MOCVD法(Metal Organic Chemical Vapor Depositio n) 法、スパッタリング法等があるが、いずれの成項法 においても、酸化物腺研媒体膜は600℃~800℃程

【9905】上述した強誘電体膜のなかでも、SBT は、P2Tに比べて疲労特性が良く、低電圧駆動が可能 であるという判点があり、高集情報誘電体メモリ素子へ の応用が有力視されている。しかし、SBT頭を結晶化 させ、上部電極を形成しただけでの状態では、キャパシ タリーク電池が多いという問題があった。そこで、従来 は上部電程を基製金面にわたって形成し、所望の形状に 加工した役で、酸素雰囲気中で熱処理を加えることによ り、リーク電流特性を向上させる方法が得られていた。

#### [0006]

【発明が解決しようとする課題】しかしながら、従来の ように白金上部電極を所包の形状に加工した上で熱処理 主種を行うと、その熱処理工程中に上部電極の自全が再 結晶化するので岐戌長が起こり、当初の研室の形状から 収値して建部がいびつになったり、モフォロジーが悪化 して平坦性が悪くなるという問題点があった。

【0007】また、上部電極の白金の加工は一般的にド ライエッチング法を用いて行われるが、この場合、上部 【訪求項2】 上記熱処理を400°C以上、且つ、80 10 電節の下地のSBTについても、自金のエッチングの際 のオーバーエッテングにより、表面の認出したSBTが エッチングされるため、尾出したSBT表面は平滑であ る。ところが、その後、熱処理工程を行うとSBTもま た再結晶化し、表面モフォロジーが悪化するという問題 があった。

> 【りりり8】このように、所望の正確な形状や平坦な衰 団が得られないと、キャバシタの特性ばらつきを引き級 こしたり、微細なパターニングを困難にするばかりか、 キャパシク上に居園総裁嫌や配根を施す際に恋着性が思 くなり、鶏躍を引き起こす原因となる。

> 【① 009】一方、強誘電体メモリ第子の高葉膜化を実 現するためには、スタック型機造を採ることが求められ る。スタック慰得過の場合には、ポリンリコンプラグな どを用いて、キャパシタ部と遅択トランジスタとの鑑気 的な類面を得る。その集合には、下部電極や強誘電体質 とブラグとの反応を防ぎ、キャパシタを構成する各元素 の拡散を防ぐバリアメタルや、キャバンタ形成時の結果 化熱処理の雰囲気等から拡散してくる眩暈によってぞれ 自身やバリアメタル及びプラグ表面が酸化されないよう なキャパシタ下部電機も要求される。

【0010】しかしながら、パリアメタルや下部電機に 首盟敗化祭恩気中での長時間にわたる十分な耐性がない ため、下部電極形成後の熱処理工程は全て低温化する必 要があったが、低温で従来のように上部電極形成後のリ ーク低減のための熱処理工程を行うと、使れたリーク特 性の登録程体キャパシタが得られないという問題があっ tc.

### [0011]

【開題を解決するための手段】請求項】に記載の半導体 度の高温の硬化素管気の熱処理で結晶化させる必要があ 40 メモリ素子の製造方法は、下部電視、製電体膜及び上部 電報からなるキャパシタを有する半導体メモリ索子の製 造方法において、上記下部電板上に上記試電体膜を形成 した後、上記上部属極材料を上記誘電体膜上に維護させ る工程と、所定の温度での熱処理を行った後、所定の形 状にパターニングすることにより上部電極を形成する工 程とも有することを特徴とするものである。

> 【8012】また、請求損2に記載の本発明の半導体メ モリ素子の製造方法は、上記熱処題を400℃以上、且 つ、800で以下で行うととを特徴とする、額水頂!に 50 紀載の半導体メモリ素子の製造方法である。

(3)

特勵平11-307736

[0913]

【発明の実施の形態】以下、実施の形態に基づいて、本 発明の半導体メモリ素子の製造方法について鎮筋する。 【りり14】図1は本発明の実施の影響の半導体メモリ 景子の前半の製造工程図であり、図において、1はヵ型 シリコン基板、Bitn型シリコン基板の表面に形成され た君子分離のためのロコス酸化館、3はゲート酸化館、 4はゲート電衝、5はソース/ドレイン領域、8はシリ コン芸板 1 上に層間絶縁膜として形成された第 1 のシリ コン酸化腺、7はソース/ドレイン領域5とキャパシタ 10 000 rpmで単布し、乾燥を250°Cで5分間行っ 下部電伝とのコンタクトを取るために形成されたポリシ リコンプラグ、8はポリシリコンプラグ上に拡散バリア として形成されたタンタルシリコン産化膜(TaS! N)、9は拡散バリア及び酸素阻止膜として形成された イリジウム(1g)鱧、10は強誘電体キャパンタの下。 部電極及び磁素阻止膜として形成されたイリジウム酸化 ( 】 「O、) 膜、! 1 は下部常額上に形成された強誘電 体膜であるSBT臓、L2はSBT糠上に形成された白 金を用いた上部電極、13は強鍵電体膜の拡散及びシリ 緑咲として形成された第2のシリコン酸化粧、15は第 2のシリコン酸化膜と上部電径との密着層であるチタン **趙、18はドライブラインとなる白金膜、17は密着層** であり且つ反射防止膜である塩化チタン順、18は圧間 絶録膜として形成された第3のシリコン酸化酶。,1.8は ソース/ドレイン領域とのコンタクトを取るために形成 されたアルミニウムの引き出し電極である。商、本実施 の形態においては、n型ンリコン基板について述べる が、本発明はとれに設定されるものではない。

3

索子の製造工程を説明する。

【りり】6】まず、カ型シリコン基板1の表面に厚さが 約500人のロコス酸化漿&を形成して、煮子分解領域 を形成する。次に、ゲート酸化膜3. ゲート電便4、ソ ース/ドレイン領域等からなる選択トランジスタを公知 の技術で形成した独、無関他縁顧としてCVD(Che mical Vapor Deposition) 法で 第1のシリコン酸化膜6を5000人程度収膜し、フォ トリソグラフィ技術及びドライエッタング技術を用い て、直径0、5μmのコンタクトホールを形成する。次 40 に、CVD法でコンタクトホールにポリシリコンを埋め 込んだ後、CMP法で表面を平坦化し、ポリシリコンプ ラグ?を形成する。

【0017】とのポリシリコンプラグ?上に、DCマグ ネトロン反応性スパッタ法で麒繹了りり人のタンタルシ リコン塩化酸8を成験し、次に、DCマグネトロン反応 低スパッタ法で頻摩が300人のイリジウム順9を成順 し、更に、DCマグネトロン反応性スパッタ法で、顧摩 1000人のイリジウム酸化膜10を成膜した。

【0018】形成されたイリシウム酸化膜10は非常に 50 電飯12表面まで開口する。

平滑な遺属性をもった電極であり、その下部のイリシウ **ム贈9はイリジウム酸化膜10の成膜時にタンタルシリ** コン室化膜8の表面が硬化されるのを抑制するととも に、強誘軍体の無成時の酸素雰囲気からの激素の拡散を 防ぐ。また、タンタルシリコン塩化勝8はイリジウム腺 9とポリシリコンプラグ?とのシリサイド反応を防ぐバ リアメタルである。

【0018】次に、MOD法により、イリジクム飲化額 10上にSBTのMOD原料溶液をスピナーを用いて3 た。第1の焼成を大気圧の酸素雰囲気中で500°Cで1 6分間行った。その後、結晶化のための熱処理として、 RTA (Rapid Themal Annealth g)法で、670℃で10分間の第2の拠成を眩暈を含 む雰囲気中で行った。

【0020】釜布から結晶化のための熱処避までの工程 を所望の順序約1800AのSBT膜11になるように 3回又は4回縁り返した。尚、SBT購11の形成方法 は、MOD法だけでなく、スパッタリング法、MOCV サイト反応の防止のための酸化チタン膜、1.4は機関絶 20 D法等でもよい。この強誘電体膜上にDCマグネトロン 反応性スパッタ法で、白金膜を1500A形成し、第3 の荒成として、炉で700°Cで30分間の融流中で熱処 理工程を行った。

【0021】第3の焼成温度としては、400℃~80 O でであることが望ましい。 4 O O でより低い温度で は、十分にキャパシタリーク電流が向上しないという問 窓点が塗じ、また、800℃より高い規度では、上部電 極である自会競技かりか強誘電体であるSBT順自体の 再結晶化によりそフォロジーが悪化する。また、下部電 【9915】以下、図1を用いて本発明の半線はメモリ 30 福が新築を起こしたり、パリアメタルの歌化という問題 も生じ、キャパシタ特徴が得られないという問題も生じ

> 【0022】次に、フォトリングラフィ技術を用いて、 フォトレジストによるパターニングを行い、上部電極と なる自金喰をドライエッチング法で2. 7μm角に加工 し、上部写攝12を形成した。同様に、SBT購11を 3. 2μm角に、下部電都となるイリジウム酸化膜10 と拡設パリアとしてのイリジウム瞳9、タンタルシリコ ン室化順8を3、6ヵ四角に加工した。

【() 023】その後、RFマグネトロン反応性スパッタ リングで酸化チタン膜13を硫酸電体キャパシタを機成 するる元素の拡散的止膜として250人形成した。この 上に第2の歴間絶縁膜14としてオゾンTEOS膜を瞭 原2000A形成し、更にRFマグホトロン反応性スパ ッタリングによりチタン膜 15をその上部に影成される ドライブラインとなる白金との密音響として250人形 成した。

【0024】次に、上層からチタン膜15、第2の層間 絶縁膜14、酸化チタン膜13を1.2μm角で、上部 (4)

待閥平11-307736

【9925】次に、ドライブラインとなる白金膜16を DCマグネトロン反応性スパッタリング法により、順厚 1990人となるように形成した。この白金膜16上に 空化チタン膜 1 7 を尺下 マグネトロン反応性スパッタリ ング法で作成した。これは、この上層に形成される第3 の圏間紀縁鎖18との密着性を向上させ、また、フォト リソグラフィ工程の際の反射防止膜として働く、フォト リソグラフィ技術とドライエッチング技術とを用いて直 化チタン購入了と白金膜16とチタン購入5とをパター ニングし、ドライブライン形状に加工した。ととで、上 19 から誤離が生じてしまう。 部電極12の加工以降の工程で、強誘電体キャパンタに 与えられた機能や電前の選在等を正常状態に回復させる ために、大気圧の欧素雰囲気中で、550℃、30秒間 の短時間熱処理工程をRTA法で行った。

【0026】次に、第3の層間絶縁瞬18を成績し、こ こにコンタクトホールを関ロし、ソース/ドレイン領戦 からのアルミニウム引き出し電極19をDCマグネトロ ン反応性スパッタリング途にて形成した。

【りり27】上述の工程により作成された強弱電体キャ リコン基板1からのアルミニウム引き出し賃貸19との 間に三角液屋界をfininすることにより、図2に示すヒス テリシスループが得られた。商、この印加した三角彼 は、3Vで国政数75H2とした。図2に示したよう に、3Vで飽和分価値は12、1μmC/cmi、残留 分表値は7. 2 μC/c ω¹、図3に示すようにキャバ シタリーク電流密度は1. 4×10 'A/cm'であ り、強誘電体キャパシタとして用いるのに十分な特性の 神経管性が得られた。

【0028】一方、比較のために、従来の製造方法を用 30 いて、キャパンタ上部電極の自金を2. 7μm角に加工 してから第3の独成を600℃、10分間、駐棄雰囲気 中で行った試料を作製した。この試料のリーク電流特性 を鎖定したところ、図4に示すように、キャパシタリー ク電流密度で、1.2×10-\*A/cm\*という特性が 得られ、本発明の製造工程によって得られた試料の特性 の方が優れていることが示された。図3(a)は本発明 を用いた印加爾灰を①~-10 (V) としたときのリー ク電流特性を示し、同(b)は本発明を用いた印加電圧 を0~+10(Y)としたときのリーク常逸停性を示 ず。また、図4 (a) は従来技術を用いた印加電圧を() ~- 1 () (V) としたときのリーク電流特性を示し、同 (b) は微楽技術を用いた印加電圧を0~+10(V) としたときのリーク電流特性を示す。

【0029】 このリーク電泳の迫いは主にアニール提度 に依存している。上部電配自会はSBT上に均一に推销 されるため、SBT臓の位界に入り込んだ白金が存在す るとその部分に関界が集中し、リーク電流の増大に繋が

所的な影響によってSBT管界に入り込んだ白金が上部 に吸い出されるために、電界集中が緩和され、リーク特 性の向上につながる。熱処理温度及び時間が長い方がリ ーク電流特性の向上に寄与するが、この構造のイリジウ ム及び酸化イリジウムの酸素パリアの効果が上部電傷自 金がない場合。既に商温の開処理を経ているため、60 ()\*C. 10分間程度までしかなく、それにより高温での 熱処理を行うと、シリサイド反応を抑制するタンタルシ リコン歯化験が敗化され、その地間膨張によりその上部

【0031】一方、本発明のように、上部写極である白 金を全面に残したままである場合、雰囲気から拡散して いくる風景を緩和できるので、700℃での熱処理も可 能となる。また、SEM及びAFM像によって、上部艦 極の自金を2. 7 μ 血角に加工した場合、従来方法で は、上部尾径の自会パターン蟾部より平均して0.2 μ m種度、最大でり、4 m もの収縮が見られ、白金の平 物位径はO. 2 μmと大きかったが、本典明による製造 工段によって得られた上部電視では、バターン情部での ·パンタの上部電弧12へ繋がるギライブライン16とシ 20 収縮は見られず。白金の平均粒径もり、15μmと比較 的革命であった。

> 【0032】本発明の実施の影響において、強誘電体と してSFBi、Ta2〇。を用いたが、この他の誘電体と UT. (Ph.La...) (Zr.Ti...) O. Bi.T 1,O., Batio, Linbo, LiTao, Y Mo O. Sr. Nh. O. Sr Br. (Ta, Nh.,) . O,, {0≦x, y≤1}、農た、高路電体材料である。 SrT:0,及び(Ba, Sr,.,) T:0,、SrB:, Ti.O. (() ≤x≤1) でも同様な効果が得られる。 【0033】また、上部電纜をPtとしたが、強誘電体

特性を引き出せるものであれば、これに取ったものでは なく、Rh、Ir、Ruまたはこれらの酸化物、合金及 び合金の酸化物又はそれらの組み合わせを用いても、同 袋な効果が得られた。

[0034]

【発明の効果】以上、詳細に説明したように、上部電極 白金を熱処理工程を行ってから微細値工することによ り、微細化された上部電飯白金の粒成長に伴う収縮やモ フォロジーの悪化の関題が回激できた。上部電源自会の 40 熱処理条件は、従来より高温の700℃、30分間の歌 索雰囲気中で行うことにより、キャバンタリークは低深 された。また、熱処理工程を行ってから、上部電極の白 全をドライエッチング法によって加工し、その役での高 湿の熱処理工程はないので、SBT表面の露出した部分 では非常に平滑な表面が得られた。キャパシタは所座の 寸法・形状で作製されたので、キャバンクの特性ばらつ きは殆どみられず、また、配線を形成するために必要な 層間絶縁膜をキャパシタ上に精層した場合にも影響など の斑線は見られなかった。

【0030】しかし、白金の堆積後に熟処理を行うと聞 50 【0035】メモリセルがスタック型構造をとっている

特闘平11-307736

場合には、SBT及び下部電腦を通してその下のバリア メタルに酸素が盆散したりヒロックが発生したりして、 耐酸化性、耐熱性に限界があるため、 高温酸化界国気中 での効処理は行うことが難しいが、上部電極の白金によ って、キャパンタ下部電板への破底の拡散が緩和され

【9938】よって、従来では高くても600℃程度の 短時間の熱処理しかできなかったが、本発明により高温 の酸化雰囲気中で熱処理を行うことができるので、キャ パンタ特性、特化リーク電流特性の向上が図れた。 【図面の簡単な説明】

【図1】強腱電信キャパシタを有する半導体メモリ素子 の構造筋面図である。

【図2】本発明を用いた強誘的体キャパシタの強誘角管 色のステリシスループを示す図である。

【図3】(a)は本発明を用いた印加電圧を()~-)()

(V) としたときのリーク電流特性を示す図であり、

(b) は水発明を用いた印刷電圧を0~+1()(V) & したときのリーク電池特性を示す図である。

【図4】(a) は従来技術を用いた印加西圧をリーー 1 29 18 第3のシリコン酸化酸

O (V) としたときのリーク電流特性を示す図であり、

(b) は従来技術を用いた印加電圧を0~+10(V)\*

\*としたときのリーク写識特性を示す図である。 【符号の説明】

1 n型シリコン基板

2 ロコス酸化漿

3 ゲート硬化漿

4 ゲート写像

5 ソース/ドレイン領域

8 第1のシリコン酸化膜

7 ポリシリコンプラグ

10 8 タンタルシリコン並化膜

9 イリジウム膜

10 イリジウム酸化腺

Il SBT赎

12 上部電荷

13 強化チタン腺


14 第2のシリコン酸化膜

15 チタン贖

16 白金醇

17 強化チタン腺

19 アルミニウムの引き出し電極



(5)

特別平11-307736

[国3]

